KEW's DAC の生い立ち?

当初、こちらでは前述の KEW 20Bit 8Times Over Sampling DAC の詳細を記述するつもりであった。 しかし現在では、優れたキットや洗練されたパターン設計の基板配布等があり、また最新ハイスペックのパーツの方が入手し易い部分もあり、KEW's DACは製作例として全く意味がないように思えてきた。
実際に製作される場合は、ネット上で配布されているデキの良い基板を使用するのが賢明である。

ただ、ネット上の製作例を見てみても、’90年代に盛り上がったDAC製作を元に、最新のハイスペックパーツに置き換えているものが多いようである。
(ちなみに、’80年代は既製のCDPのアナログ部改造がブームで、当方も初めて買った YAMAHA CDP (BB PCM 54HP DAC)I/VCをディスクリート(SATRI 風?)で製作、 S/H、デグリッヂ回路等は本体から摘出、LPF(JRC5532D)共々別基板に搭載し、クッキーの缶にアナログ用電源部を収納していた。)

この頃(’90年代)の製作記事に多大の影響を受けている KEW としては、今後のメンテもしくは、ハイスペックへの作り変えも考慮し、もう一度おさらいしておく事にした。間違った解釈をしている場合もあるので、決して鵜呑みにはしないで頂きたい。

1990〜1992  /  1993〜1995  /  1996〜1997

KEW’s DAC回路図に戻る        KEW的解説に戻る

・テクノロジー最前線 No.68(MJ 1990/6)

初の Advanced Sign Magnitude 20-Bit DAC  BURR-BROWN PCM 63P の詳細が書かれている。
当時の『窪田 登司』氏と、『河合  一』氏の対談だけでは良く解らないので、翌年1月のMJズームアップでのサイン・マグニチュード方式に対する『柴崎 功』氏のコメントを引用すると、

『デジタルオーディオ信号は、ゼロレベルからワンステップ負になる際に全桁のが反転するので、重み付け精度が良くないと、ここでゼロクロス歪が発生する。・・・(省略)・・・
しかしよく考えてみると、MSBは別名”サインビット”とも呼ばれることから分かるように、正負の極性を表しているし、2SB(2桁目)以降のビットは、”マグニチュードビット”とも呼ばれるように、信号振幅(マグニチュード)の絶対値を表している。・・・』 結論として、
極性情報であるサインビットと、振幅情報であるマグニチュードビットとを分離して、MSBの相対誤差に起因するゼロクロス歪の追放を図った変換方式が、サイン・マグニチュード方式というわけである。

改めてサイン・マグニチュード方式を考察しようと思ったが、最初からつまずいてしまった。
当時、各メーカーが既存のマルチビットDACを、片チャンネル2個使ってMSB誤差をキャンセルしたり、MSBだけではなく上位4ビットを細かく調整したり、中には外付けディスクリート回路でハイビット化していた事から、 調整なしで、しかもワンチップで実現できないか?ってところから開発されたのは理解できたが、カンジンの動作特性の図が、KEWの頭の中ではツジツマが合わない。

ググッて、バーブラウン社(Texas Instruments社に吸収された?)のデータを発見。以下、そちらを参照。

ブロックダイアグラム

PCM 63PPCM 1702P24-Bit DACの PCM 1704U も基本は同じ。
PCM 63P だけが、BPO端子がある。(その他は内部で接続。)
PCM 1704U は、23-Bit DACを二組内蔵、SOP しかないのが自作派泣かせ(T_T)。

Binaly Two's Complement to Sign Magnitude Conversion Chart
 ANALOG OUTPUT INPUT CODE
(20-Bit Binaly Two's Complement)
LOWER DAC CODE
(19-Bit Straight Binaly)
UPPER DAC CODE
(19-Bit Straight Binaly)
+ Full Scale 011......111 111......111 + 1LSB* 111......111
+ Full Scale - 1LSB 011......110 111......111 + 1LSB* 111......110
Bipolar Zero + 2LSB 000......010 111......111 + 1LSB* 000......010
Bipolar Zero + 1LSB 000......001 111......111 + 1LSB* 000......001
Bipolar Zero 000......000 111......111 + 1LSB* 000......000
Bipolar Zero - 1LSB 111......111 111......111 000......000
Bipolar Zero - 2LSB 111......110 111......110 000......000
- Full Scale + 1LSB 100......001 000......001 000......000
- Full Scale 100......000 000......000 000......000
 * The extra weight of 1LSB is added at this point to make the transfer function symmetrical around bipoler zero.

上下二つのDACが、バイポーラ・ゼロを中心に分担して作動し、ゼロクロス歪が発生しないのが分かる。

振り返ると、当時のビット陣営は、とにかく、『マルチビットに対するアラ探し=宣伝』という図式があったようで、カタログ上にも『ゼロクロス歪。グリッヂ歪。』へのバツだしの記述が満載で、自分とこのノイズシェーピングによる膨大な高周波ノイズタレ流しへの対策は一切記述がなかった。(ただし、2、3年後登場のビットDACには、優れたものが、イロイロとある。)

そこに登場したのが、サイン・マグニチュード方式であるが、当時のKEWというと、
『へェ〜、世の中の DAC は 20Bit までいってるんだ。どこまでいくのかなぁ〜。』ってとこであった。

・スタックス DAC-TALENT に見る高音質化手法(MJ 1991/8)

:現実の PCM 63P 搭載DACの登場である。しかも、回路図を公表のオマケ付である。
DAI復調には、YAMAHA YM 3623BDFには、npc SM 5803 (8fs 20-Bit)DACには、BB PCM 63PI/VCは、AD845 といったラインナップ。I/VC後段は、CR 1次パッシブLPFのみでそのまま出力。PCM 63P 全面信頼の証であると思われる。

驚いたのは、I/VCに使うOPアンプをICソケットから外し、ジャンパーパターンの接続を変えると、270Ω固定抵抗による I/V変換を行える事である。当然ゲインは小さくなるが、リニアな I/V変換は期待できる。
その後段のCR 1次パッシブLPFのfc=800kHz弱には疑問が残るが、当時はこの位が主流であった。入力帯域制限を省略した自作アンプにつなぐ時は、要注意。

記事の最後の方で、キット化を匂わす部分も有り、オモイッキリ、DAC製作モードに突入。

・CDプレイヤーのチューンアップ/楠本恒隆氏(MJ 1992/1〜3)

CDPやパワーアンプ等改造の記事でお馴染みの、楠本氏の本格的な製作記事。
パーツ(?)として購入したCDPパイオニアPD−737(DF npc SM 5813AP (8fs 18-Bit or 20-Bit)DAC BB PCM 58P)の I/V変換以降及び、強力電源部を別ケースに収め、I/VCには日本オーディオのアンプ・モジュールLDA−1ADを使用。最終的には、BB PCM 63Pを別基板に組み込みCDP内に挿入。

楠本氏は以前から、BPO DCにつなぐコンデンサーが音質に影響すると言われていたが、氏の解説通り、ユニポーラ動作のDACの電流出力と直接つながる Bipolar Offset 回路は、確かに重要に思える。

KEW’s DAC回路図に戻る

「KEW’s DACの生い立ち?」TOP

BACK

・DAC回路の考察/徳久誠一氏(MJ 1992/8)
・D/Aコンバーターの製作/徳久誠一氏(MJ 1993/2)

この頃のMJ誌は、以前からの執筆陣より、各コンテスト上位者からの投稿の方が読み応えがあった。
そんな中、多数の方に影響を与えたのが、徳久氏である。

I/V変換前に電流型LPFを挿入したり、PCM 63P のBPO端子が独立している事から、外付け Bipolar Offset 回路の採用等、さまざまなノウハウが記述されている。特にベタアースを含めた(デジ・アナ混在の際の)実装技術等は、KEW的に『目からウロコ』モノであった。

電源関係

上図は、KEW's DAC アナログ部電源。電源部とDAC本体は分かれている。
ショットキーバリアダイオード 21DQ06 は、1/100秒もしくは、1/120秒毎にON(充電中)になるが、ケミコンが充電されている期間は等価直列抵抗(ESR)が低く、各ステージの高周波ノイズ等を有効に吸収できる。
また、OFF(放電中)状態では、各ステージは独立したループになり回り込みを防ぐ事ができる。更にケミコンの充電中、放電中に関わらず、各ステージの消費電流に差があっても他のステージのアース電流に影響を与えない。

これは、徳久氏のノウハウのほんの一部であるが、プリアンプの電源を外付けにする場合等の参考になると思われる。バッテリー使用の場合は、別に意識しないでも、ほとんど同じことをやっていたのだが

閑話休題。当時は基板配付も行われたようで、主要部品は、DAI復調には、YAMAHA YM 3623BDFには、npc SM 5813AP(8fs 18-Bit or 20-Bit)DACには、BB PCM 63P + Bipolar 0 Offset Circuit 、LCRを使った3次LPF経由で、I/VCには、PMI SSM 2131 と言ったところ。

ほぼ、この路線で製作しようと思っていた時、BB PCM 1702P の登場を知る。

・スタックスDAC−TALENT/BD(MJ 1993/7)

残念ながら、キット化は行われなかったが、新作はバッテリードライブであった。(今回も回路図を公表)
DAI復調には、YAMAHA YM 3436CDFには、npc SM 5842 (8fs 20-Bit or 24-Bit)DACには、BB PCM 1702PI/VCには、AD846 (電流帰還型OPアンプ)等、豪華なラインナップ。
I/VCに使うOPアンプをICソケットから外し、ジャンパーパターンの接続を変え、1kΩ固定抵抗による I/V変換を行える点は継承されている。(PCM 63P は、2mA電流出力、出力インピーダンス670Ωで、270Ωの値が採用されたが、PCM 1702P は、1.2mA電流出力、出力インピーダンス1kΩとなった。最大0.6Vp。)
ウ〜ン、電流出力にブラ下がった保護ダイオードの影響はないのだろうか?ギリギリ大丈夫かも。

記事中、『PCM 63P は、負側に僅かにグリッヂが出る。』との事で、改良型の PCM 1702P に心が動いた。
業務用にも使えるデジタルフィルターnpc SM 5842 にも魅力を感じたが、当時のKEWメモを見てみると、
npc SM 5842 @14,800BB PCM 1702P-K @15,000 ×2 と書いてある。
パーツ全てを新しく揃えると、やっぱり10万円コースになりそうなので、またまた製作は見合わせ。

・シンプルDAコンバーター/上ケ平裕彦氏(MJ 1995/6)
・サンプルレート・コンバーター基板セット/徳久誠一氏(MJ 1995/6)

’94位から、一世代前のDACPCM 56P,PCM 58P,PCM 61P)は、低価格で入手できるようになり、多数のDACをパラ接続するのが流行っていた。OSコンの流行もこの頃からだったように記憶している。

上ケ平氏の選択は、DAI復調には、CS8412CPDFには、npc SM 5843AP (8fs 18-Bit or 20-Bit)DACには、BB PCM 58P(18-Bit)I/VCには、560Ω固定抵抗及び、パラ接続の 6.8nF ポリプロピレンコンデンサーでLPFも兼ねる、といったラインナップ。 
(出力電圧=Io×(Ro×RL)/(RoRL)、
カットオフ周波数=1/(2π××(Ro×RL)/(RoRL))。
PCM 58P の場合は、Io=1mARo=1.2kΩ。)
ニッカド電池ドライブで、デジタル/アナログ分離。銅箔張り基板を切り貼りした多層基板に、ICソケットを接着。ピン間はスズメッキ線+エンパイヤチューブで配線。@3,000 弱の優れものDFnpc SM 5843AP の採用等、かなりオイシイ内容である。

当時、メーカーに限らずマスタークロックの抽出には、DAI復調IC内蔵の第1PLL+外付け第2PLLで行い、応答周波数をなるべく低くするのがトレンド。しかし、外付け第2PLLの実装が悪いと逆にジッターが増えてしまうといった話もあり、少々悩んでいた。両氏の記事に出てくる業務用レシーバーCS8412CPは、クロックジッター値200ps(typ,rms)だそうで、上ケ平氏と同じく外付け第2PLLは省略する事にした。

業務用レシーバーCS8412CPは、平衡入力(差動入力感度200mV)となっており、各入力を同軸用とトスリンク用に使うアイデアは、徳久氏のもの『デジタルオーディオエラーカウンター(MJ 1995/3)』。
今回の徳久氏の記事は、CS8412CP周りのノウハウが参考になった。VA+(22pin)端子は、PLL系の為の専用電源なので、(10Ω)+C(47uF)でデカップリングするとか、ループフィルター(20pin)は、直列CRではなく(0.1uF)のみにし、ループを小さくするため、基板側でAGND(21pin)に最短接続する等である。

こうして、DAI復調には、CS8412CPDFには、npc SM 5843APDACには、PCM 1702P-K(20-Bit) というラインナップで製作する事に決定。エイフルという所で、@7,000 也で PCM 1702P-K も入手できた。
95年はイロイロと勉強になる記事が多く、日本 BB の河合氏による PCM 1702P の詳細や、使いこなしのヒント等の影響を受けつつ、ほぼ回路設計も終り、後は製作するだけとなったが?

(当時のウンチクとして、 BB のDACはパッケージング前は全てランクだそうで、パッケージング後に特性差が出るらしい。ランク分けは、なんと全数テストを行い、ロット毎の抜き取りテストと違って、ランクにランクが混ざるといったことはないそうだ。どうりで高い訳である。ちなみに PCM 1702P は、ロジック部分が国産、抵抗ラダーのレーザートリミングが米国、パッケージングが韓国だそうだ。現在どうなのかは不明。)

KEW’s DAC回路図に戻る

「KEW’s DACの生い立ち?」TOP

BACK

・デジタルフィルターとDAC間のノイズ対策/徳久誠一氏(MJ 1996/7)

デジタルフィルターとDAC間の接続には、DATABIT・CLOCKLATCH ENABLE(以下L.E.) の系統の信号線が必要で、シリアル入力されたDATAは、BIT・CLOCKの立ち上がりに同期してDAC内部のレジスターに保管され、L.E.の立ち下がりポイントでアナログ波形に変換されて出力される。

ところが、この接続の際に起きる問題点として、スイッチング時のリンギング、オーバーシュートなどのデジタルノイズ、並びにデシタルフィルターからの定常的な高周波ノイズの侵入がある。マルチビット型DACにとって、最も大きなノイズ源は、デジタルフィルターと言えそうだ。

タイミング・フォーマット

スイッチング時のリンギング、オーバーシュートなど、パルス性ノイズがDACへ伝搬するのを抑制する方法として、以前、徳久氏はダンピング抵抗を推奨していたが(スタックスの回路図でもシッカリと見られる。)、今回のスイッチングダイオード逆方向パラ接続封入方式の方が効果的との事。

ちなみに、PCM 1702P の入力条件はIH=2.4V,IL=0.8V なので、ダイオードによる電圧降下は無視でき、スイッチング時以外は、ダイオードがOFF状態の為、ノイズの伝搬を効果的に阻止できる。
ただ、立下りが重要な L.E.では、DD レベルと一致させる為に、並列抵抗を封入。(値は要考察。あまり大きいと、立ち下がりタイミングまでに、DD レベルに達しないし、小さいとノイズ抑制効果が低下する。)

それまでは、フォトカプラ等を使ったアイソレータの使用もあったが、いつの間にか消えてしまった。その後、BB ISO 150 デジタル・アイソレータなる優れものも登場したが試していない。(チョッと試すには高価。)

PCM 1702P 内部では、デジアナ各電源が分離しているが、『CCと、DDの関係は、電源のオンオフ時含め、|VCC|≧|VDDかつ電位差0.3V以内が条件。』と書いたのは、どうやら BB PCM 63P の話で、PCM 1702P では、DD=±4.0V位までは問題なく動作するそうだ。(公表は、±4.75V
ワザワザ、デジタル系の電圧を下げるのは、定常的な高周波ノイズの抑制が目的ではあるが、ロジック系では、電圧が下がると入出力間の遅延時間が増え、その遅延時間時に最も電流を消費する。
消費電流で撹乱される影響が大きいか、飛び火する高周波ノイズの影響が大きいかは定かでないが、徳久氏の言うとおり、ロジック系電源は結構重要なようである。

デジタルフィルター〜DAC

DFとの間に入った74F08PC(AND回路4個入)は、本来は、DACプラス側電源が立ち上がってない時、DFからの信号をミュートしてDACを保護する役目。上ケ平氏がバッテリードライブDAC故に使用したものである。
KEWは、河合氏のレベルシフト回路の例から、電源電圧をシフトする役目もついでに与えてしまった。
ところが、74HC/AC/F 等は入力保護ダイオードが含まれており、入力信号が、シフトしたDD に流れ込んでしまうとの事。あわてて、シフト用ダイオードを手持ちのショットキーバリアダイオード(ESAC85)に交換した。

この回路とDACプラス側電源との間にスイッチが入っているが、2回路3接点のロータリースイッチを使い、ADST−BYDACを切り替えるようにしたもの。DACポジション以外では74F08PCはミュート状態になる。
AD(アナログディスク)
側にすると、DACプラス側電源はスイッチ経由で、ロジック用レギュレーター(別窓) のミュート回路に繋がり、ロジック系電源はオフになる。

2回路のもう1回路は、I/VC & FLATアンプのリレー回路制御に使用。それぞれ、AD→FLATアンプ状態、
ST−BY
→ FLATアンプ+非反転入力ミュート状態(電源オフ時もこの状態)、DAC→ I/VC状態。

PCM 1702P には、デジタル用とアナログ用の電源入力があり、内部でもデジタル部とアナログ部は完全に分離されているそうなので、電源の干渉がないようにしたいのだが、アナログ電源から抵抗経由でデジタル電源に供給するだけにした。レギュレーターをそれぞれに入れる方法もあるが、電源オンオフ時等、常にアナログ側の絶対値を大きくする必要性から、回路的に複雑になりそうだったので見送った。
プラスマイナスで抵抗値が違うのは、デジタル側消費電流がプラスマイナスで違う為。

音への影響が大きいと言われるBipolar Offset デカップリングのコンデンサーには、あまり考えずにOSコンを使用。定番の佐賀三洋ではなく、当時入手しやすかったマルコンのもの。聞き較べはしていない。

DAIR+DF+DAC

解り易い図を描こうと思ったが、やっぱりゴチャゴチャになってしまった。m(__)m
基板は既製品、×印部分はパターンをカット(カッターで2箇所切れ目を入れ、鏝で熱して剥離する。)。
オレンジで囲まれた端子は、ベタアース面にハンダ付け。KEWのついつい密集配置してしまう悪癖で、デカップリングコンデンサーをベタアースにハンダ付けできない場所があり、電源及びコモンアースは、パターンに単芯線、及び7芯撚り線で裏打ちしている。リファレンスDCに至っては、PCM 1702P に直接ハンダ付け。

静電気に弱いCS8412CPは、ソケットを使用する方が吉だが、その際はベタアースにハンダ付けしやすいものを選択する事。同軸入力のRXN(10ピン)には、保護ダイオードを付ける。
マスタークロックMCK256fs ,fs =44.1kHz → 11.2896MHz)、シリアルデータクロックSCK64fs)等、電波帯を扱うので、ベタアースは必須。変な干渉が起きない様、意識しながら配線する。

SM 5843AP は、システムクロックを(256fs or 384fs)選択できるが、MCKに合わせる為、CKSLN を(L)(3ピンをベタアースへ)にする。INF1N を(H)(4ピン)、INF2N を(L)(1ピン)で『20ビット入力LR交互・前詰め』にする。
11〜13ピンはアッテネーター設定入力、使用しないので、こちらもベタアースへ。『20ビット出力』にする為、OW20N を(L 19ピンをベタアース)にする。
CS8412CPのフレームシンクFSYNCfs H:L/L:R)及び、SCK64fs)が安定してからSM 5843AP をリセットする為、RSTN(14ピン)、コモンアース間に銅箔スチコン(1000pF)を封入。

当時話題になったスローロールオフ(DFのフィルター特性)も試す為、TMODH:SHARP/L:SLOW)(27ピン)、コモンアース間にスイッチを設けた。KEW’s DACの場合、一度、AD(アナログディスク)側に切替えるとロジック電源がリセットされるので比較試聴は簡単なのだが、スイッチを基板上に設けた為メンドウなのでシャープ側しか使ったことがない。音源によってはスロー側も良いのかもしれない。
なお、SM 5843APは、ほとんどの端子が内部で DD に抵抗経由でプルアップされているので、(H) にする場合はオープンのままで良い。

デカップリング等、高周波特性の良いOSコン(マルコン)を多用した。一部使用のブラックゲートNXはヘタなフィルムコン顔負けの高特性で他の場所でも使いたいが、大容量になると急に値段がハネ上がり、KEWには手が出ない。0.1uFは現実的な価格で、同容量のOSコンよりもサイズが小さく、基板側にループを小さく取り付ける際にはお奨めできる。

配線材他

写真は、当時の配線材の余りと、アルミ製放熱クランプ(DIP 間に収まるようにヤスリで整形)、そして近頃の必須アイテム『老眼鏡』である。

CS8412CP [Crystal (AKM) → Cirus Logic] も製造中止のようで、現在では、ピンコンパチブル(といってもSOP仕様)の CS8414 (96kHz sampling)、標準になりつつある CS8416 (192kHz sampling) がある。
Plastic DIP 仕様は、消え去る運命のようだ。

・番外編『ノン・オーバーサンプリング方式  シンプルDAコンバーター/楠 亮平氏(MJ 1997/3)』

MJ自作コンテスト参加作品の頃から、気になってしようがない方式だが、残念ながら製作してないし、音も聞いた事がないので、とりあえず番外編とさせてもらった。

こちらも DAI復調には、CS8412CP、その直後に、DAC Philips TDA1543(Dual 16-Bit)へ接続。
この TDA1543、見た目の 8Pin Plastic DIP からの印象とは違ってかなりの優れものらしい。
そちらの話の前に、127ページの CS8412 のモード一覧表を示しておく。

モード M3 M2 M1 M0  フォーマット
 前詰め16〜24ビット   ← KEW’s DAC
 モード0スレーブ
 S互換    ← NOS DAC
 モード2スレーブ
 モード0  2Fsワードシンク
 MSBファースト後詰め16ビット
 MSBファースト後詰め18ビット
 LSBファースト後詰め16〜24ビット

DFでオーバーサンプリングする場合は、一般に『モード0』を使う。こうすると、自動で入力信号に追従する。
(ただし、KEW’s DACの場合DFの制限で20ビットまで)NOS DACでは『モード2』使用に注意。

普通のCD16Bit)を再生するのに、わざわざHi-Bit DACを使用するようになったのは、もともとは初期の16Bit DACが実質15Bit の精度もなかったからである。 ということは、普通のCDetc.16Bit)再生限定の場合、16Bit 精度さえ確保できれば良い事になる。16Bit のまま変換する方が、より忠実とも言える。

DFを省略できたら、ジッターの影響も減り、再量子化誤差も発生しない。第一DF自体がノイズ源とも言える。
問題は、高周波のサンプリング・イメージをどうするか?である。サンプリング・イメージを中心として±20kHzがレベルが高いそうだが、倍オーバーサンプリングでは、44.1×8-20=332.8kHz からが問題になり、NOSでは、なんと、24.1kHz からである。

大昔は、高次のフィルターでイメージ成分を除去しようとしていたようだが、この高次LPF自体が音に悪影響を与えていたらしく、より低次で済むようにオーバーサンプリングは進歩していった。
記事では、ノン・オーバーサンプリング方式ながら、大胆にもLPFfc =48kHz)で済ましている。

ディエンファシスは、KEW’s DACの場合サンプリング周波数毎の設定がメンドウなので、SM 5843AP で行っているが、普通のCDetc.16Bit)再生限定の場合、44.1kHz 専用としDAC以降で行う方がS/Nが良い。
その際、I/VC回路には高域成分が増加されて入力されるが、抵抗によるI/VCでは何の問題もない。

NOS DACでも抵抗で行っているが、TDA1543 はオフセットされたままの出力になるので、カップリングが必要。注目すべきは、BB のDACの出力制限が保護ダイオードによるのに対して、こちらの出力制限は電源による事である。記事例のままでも、0.78Vrms と民生機器標準をキープしている。また、『親亀の上に小亀を乗せて、小亀の・・・・』方式パラ接続もやり易そうで、よりローインピーダンス出力になり、S/Nも期待できる。

記事のIC配置は一般と違ったものだが、実に理にかなった配置で、アースラインの整理等参考になる部分が多い。CS8412CP デジ・アナ分離レギュレーター間のショットキーバリアダイオード封入等、細部にもノウハウがある。
現在でもファンが多いといわれるNOS DACの原点に感服。

・まとめ

結局『他人のフンドシで相撲を取った』だけの内容になってしまった。m(__)m
改めて各記事を読み返してみて、当時は気付かなかったノウハウも発見した。
よく理解しないまま製作した KEW’s DACではあるが、ここに登場している先駆者達がいなければ、まともには動作していなかったであろう。
感謝の意を示すとともに、今後にも役立てていく所存であります。m(__)m

KEW’s DAC回路図に戻る

「KEW’s DACの生い立ち?」TOP

BACK

TOP

sin(x)/x

KEW ホーム